


DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE**Publication number:** JP11265172**Publication date:** 1999-09-28**Inventor:** FUJIWARA HISAO; OKUMURA HARUHIKO**Applicant:** TOKYO SHIBAURA ELECTRIC CO**Classification:****- international:** G02F1/133; G09G3/20; G09G3/36; G02F1/13;
G09G3/20; G09G3/36; (IPC1-7): G09G3/36; G02F1/133;
G09G3/20**- european:****Application number:** JP19980068973 19980318**Priority number(s):** JP19980068973 19980318

Report a data error here

Abstract of JP11265172

PROBLEM TO BE SOLVED: To provide a liquid crystal display device which is capable of long-time driving and easy handling by using a battery. **SOLUTION:** Concerning a display device which can be operated with the battery as a power source, this device is provided with a liquid crystal panel 101 having a display screen composed of pixels arranged in matrix, X and Y drivers 102 and 104 for selectively supplying display signals to these pixels composing the display screen, power source monitor circuit 11 for detecting the remaining capacity of the battery, and X and Y thinning-out circuits 107 and 106 for thinning out one part of display signals supplied to the pixels composing the display screen corresponding to the detected remaining capacity of the battery. In this case, when the display signals are thinned out, the driving frequency of the X and Y drivers 102 and 104 is reduced and power consumption is decreased.



Data supplied from the esp@cenet database - Worldwide

(51)Int.Cl.⁶ 識別記号G 0 9 G 3/36
G 0 2 F 1/1335 0 5
5 5 0
6 1 1
6 7 0

F I

C 0 9 G 3/36
C 0 2 F 1/1335 0 5
5 5 0
6 1 1 A
6 7 0 C

審査請求 未請求 請求項の数 3 O L (全 18 頁) 最終頁に続く

(21)出願番号 特願平10-68973

(22)出願日 平成10年(1998) 3月18日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 藤原 久男

神奈川県横浜市磯子区新磯子町33 株式会
社東芝生産技術研究所内

(72)発明者 奥村 治彦

神奈川県横浜市磯子区新磯子町33 株式会
社東芝生産技術研究所内


(74)代理人 弁理士 須山 佐一

(54)【発明の名称】 表示装置および液晶表示装置

(57)【要約】

【課題】 電池による長時間駆動が可能で、かつ使いやすい液晶表示装置を実現する。

【解決手段】 電池を電源として動作可能な表示装置において、マトリクス状に配設された画素からなる表示画面を有する液晶パネル101と、表示画面を構成する前記画素に選択的に表示信号を供給するXドライバー102およびYドライバー104と、電池の残量を検出する電源モニター回路と、検出した電池の残量に応じて表示画面を構成する画素に供給される表示信号の一部を間引くX間引き回路107とY間引き回路106とを具備する。表示信号間引かれると、Xドライバー102、Yドライバー104の駆動周波数が低減し、消費電力が小さくなる。



【特許請求の範囲】

【請求項1】 電池を電源として動作可能な表示装置において、マトリクス状に配設された画素からなる表示画面と、前記表示画面を構成する前記画素に表示信号を供給する手段と、前記電池の残量を検出する手段と、検出した前記電池の残量に応じて前記表示画面を構成する前記画素の一部の画素に選択的に表示信号を供給する手段とを具備したことを特徴とする表示装置。

【請求項2】 電池を電源として動作可能な表示装置において、マトリクス状に配設された画素からなる表示画面と、前記表示画面を構成する前記画素に表示信号を供給する手段と、前記電池の残量を検出する手段と、検出した前記電池の残量に応じて前記表示信号の一部を選択して前記画素に供給する手段とを具備したことを特徴とする表示装置。

【請求項3】 行列状に配設された複数の画素電極と、信号線に表示信号を印加する手段と、走査線に走査信号を印加する手段と、前記画素電極ごとに配設され、前記走査線に印加される前記走査信号により前記信号線に印加される前記表示信号を選択して前記画素電極に印加するスイッチング素子と、前記走査線に接続された複数の前記スイッチング素子の位置による前記走査信号の遅延量を検出する手段と、検出された前記遅延量に応じて前記表示信号の前記信号線への供給タイミングを補正する手段とを具備したことを特徴とする。

【発明の詳細な説明】**【0001】**

【発明の属する技術分野】本発明は表示装置に関し、特に携帯型情報機器の表示装置に適した例えば液晶表示装置などの表示装置に関する。また本発明は液晶表示装置に関し、特に高精細な表示、大画面表示に適した液晶表示装置に関する。

【0002】

【従来の技術】液晶表示装置はパーソナルコンピュータ、ワードプロセッサ、EWS等のOA機器のディスプレイをはじめとして、電卓、電子ブック、電子手帳の表示装置、携帯TV、携帯電話等の携帯機器にも多く利用されている。これは、液晶表示装置が他の表示装置、例えばCRT(Cathode Ray Tube)やPDP(Plasma Display Panel)等比べて小型で低消費電力で表示品質も高い、という特徴を有することに起因している。その中でもとりわけ携帯型の電子機器においては携帯性が重要であるため、つまり機器の軽量化や長時間使用化が重要であるため、

殆どの携帯機器のディスプレイとして液晶表示装置が用いられている。携帯機器では、更なる携帯性の向上のために電池駆動による長時間駆動、つまり液晶表示装置の低消費電力化が求められている。

【0003】現状の携帯機器に用いられている液晶表示装置は、TN(Twisted Nematic)液晶を用いた液晶表示装置が多く、液晶パネル背面にバックライトを有する透過型とバックライトを用いず外光を利用して表示を行う反射型とに大別される。

【0004】透過型液晶表示装置では、バックライトによる消費電力が液晶表示装置の消費電力の大半を占めるため、携帯機器の電池残量が低下した場合には、バックライトの輝度、つまり明るさを低下させて消費電力を低減させ、液晶表示装置での消費電力を低減させて携帯機器の電池駆動時間を長時間化させる方法が用いられている。この場合は、バックライトの消費電力が大きいので、そのバックライトの消費電力低減は携帯機器の電池での駆動時間長期化に効果があるが、もともと消費電力の大きい透過型液晶表示装置を携帯機器に使用することに問題がある。また、高解像度、多画素の液晶表示装置の場合には開口率が低下するためバックライトの利用効率が悪く、バックライトを有する液晶表示装置では高解像度、多画素の携帯機器の実現には、かなりの問題がある。

【0005】反射型液晶表示装置ではバックライトによる電力消費がないため、電池低下による表示状態の変更、すなわち明るさの変更は行われていないが、携帯機器の初期設定や使用途中でユーザーによる手動での表示画像コントラスト調整により消費電力を低減させる方法が用いられている。このような場合には、透過型のようにバックライトの電池輝度低下による画像表示画像の変化が無いため、電池残量が殆どゼロになり携帯機器が停止する直前にならないと電池残量低下に気が付かないという問題がある。

【0006】以上のように透過型液晶表示装置、反射型液晶表示装置のいずれの場合も液晶表示装置の表示画像による消費電力低減は行っておらず、携帯機器の電池駆動時間の更なる長時間化が困難である。また高解像度、多画素の液晶表示装置のように駆動回路での消費電力が大きい液晶表示装置の消費電力低減には効果が無く、携帯機器の高解像度、多画素化の実現が困難であるという問題がある。

【0007】また、TN液晶ではメモリー性がないために電池残量がゼロになった場合の携帯機器の停止や液晶表示装置の表示停止の場合と、電池残量低下によらない通常使用での携帯機器の停止、例えばネットワークでのタイムアウトによる停止や携帯機器未使用時の消費電力削減のための自動停止等の場合と区別がつかず、携帯機器の再起動時の電池交換や電源の接続による起動がスムーズに行えない等、ユーザーインターフェース面での使

い難さという問題があった。また、現状の反射型液晶表示装置のように電池残量が殆どゼロになり携帯機器が停止する直前にならないと電池残量低下に気が付かないなど、電池残量低下による表示画面変化が起こらないための使い難さという問題がある。

【0008】また近年、液晶表示装置は大型化・高精細化が進み、パーソナルコンピューター等のデジタル機器のディスプレイとして、その応用が拡大している。またパーソナルコンピューター等の高機能化により液晶表示装置に表示される画像は高精細になって来ており、それにつれて液晶表示装置にも高精細な表示能力、つまり液晶パネルの画素数の多画素化が求められている。しかしながら、高精細な画像が表示可能な液晶表示装置は、マトリックス状に配置された各画素電極に表示信号の書き込みと保持を行う素子を有するアクティブマトリックス型が、多画素化した場合でもコントラストが高く適しているが、高精細な液晶パネルの場合には液晶パネルの位置によってアクティブ素子に印加される表示信号、および書き込み制御信号に遅延が生じ、その遅延により液晶パネルの位置によって表示画質が異なる表示ムラを生じさせ画質が劣化してしまうという問題がある。ゲート信号と表示信号とのタイミングの設定を変えることによりこのような問題の解決する方法も提案されている。しかしながら、ゲート遅延対策をゲート信号と表示信号とのタイミングの設定を一括して変えることのみで行った場合、高精細の液晶ディスプレイ、つまり画素数が多くTFTを多数使用する場合には、実効的なTFT書き込み時間が減少するために画素電位の書き込み不足が発生しコントラストの低下などの表示品位を低下させ、さらにゲート配線方向である表示画面の左右で表示ムラが発生するという問題がある。また高精細化が進んだ場合には、ゲート遅延量自体が高精細化、つまり一走査線上に接続できるTFTの数を制限すること考えられ、高精細化の制限になると言う問題がある。

【0009】

【発明が解決しようとする課題】本発明はこの様な点に鑑みてなされたもので、携帯機器の電池駆動の長時間化を可能にさせること、また、電池残量ゼロによる携帯機器の停止や液晶表示装置の動作停止と電池残量ゼロ以外の原因で停止した場合との区別が容易につくようにして、次の携帯機器の起動が電池交換後または外部電源接続後にスムーズに行われるようにし、電池での駆動時間を長時間化させた使い勝手のよい液晶表示装置を提供することを目的とする。

【0010】また本発明は、ゲート遅延の影響を抑制して十分な書き込み有効時間を確保し、表示ムラを無くした高品質で高精細な表示を行うことができる液晶表示装置を実現することを目的とする。さらに本発明はゲート遅延の影響を抑制して十分な書き込み有効時間を確保し、大画面表示を行うことができる液晶表示装置を提供

することを目的とする。

【0011】

【課題を解決するための手段】このような課題を解決するため、本発明の表示装置は以下のような構成を備えている。

【0012】本発明の表示装置は、マトリクス状に配設された画素からなる表示画面と、前記表示画面を構成する前記画素に表示信号を供給する手段と、前記電池の残量を検出する手段と、検出した前記電池の残量に応じて前記表示画面を構成する画素の一部の画素に選択的に表示信号を供給する手段、とを具備したことを特徴とする。

【0013】また本発明の表示装置は、電池を電源として動作可能な表示装置において、マトリクス状に配設された画素からなる表示画面と、前記表示画面を構成する前記画素に表示信号を供給する手段と、前記電池の残量を検出する手段と、検出した前記電池の残量に応じて前記表示信号の一部を選択して前記画素供給する手段、とを具備したことを特徴とする。ここで電池とは、1次電池も2次電池も含むものとする。また、電池による駆動が可能であれば、電池の他に外部電源を用いて駆動する手段を備えていてもよい。

【0014】また本発明の表示装置は、電池を電源として動作可能な表示装置において、マトリクス状に配設された複数の画素からなる表示画面と、前記画素に第1の周波数で表示信号を供給する第1の供給手段と、前記画素に第1の周波数より小さい第2の周波数で前記表示信号を供給する第2の供給手段と、前記電池の残量を検出する手段と、検出した前記電池の残量に応じて前記第1の供給手段と前記第2の供給手段とを切り替える手段、とを具備するようにしてもよい。

【0015】すなわち本発明の表示装置は、電池により動作させることが可能な表示装置において、電池の残量レベルが低下した場合には、表示の空間分解能、または時間分解能を低減させた表示を行うことにより、消費電力の低減を図ったものである。本発明は、例えば液晶表示装置のような画素をマトリクス型に配設して表示画面を構成するタイプの表示装置に適用することができる。

【0016】また、表示装置内部あるいは表示装置外部から電池の残量情報を検出する手段を有する表示装置において、電池残量が低下した場合には、電池残量が十分な場合に比べて表示分解能を低減させて消費電力を低減する駆動を行い、電池残量無しによるシステム停止および表示装置の表示停止時には通常の表示装置の表示停止と異なった表示画面処理を行うようにしてもよい。

【0017】また、電池残量が低下した場合の表示分解能を低減する駆動は、電池残量が十分な場合に比べて表示画面の水平方向または垂直方向、あるいは水平垂直双方の空間分解能を低下させて画面表示を行うことにより消費電力を低減させるようにしてもよい。空間分解能

を低下させた場合には、表示装置の表示面の一部で表示を行い消費電力を低減させるようにしてもよい。

【0018】また、電池残量が低下した場合の表示分解能を低減する駆動は、電池残量が十分な場合に比べて表示画面のリフレッシュレートを低下させ、表示画像の時間分解能を低下させて画面表示を行うことにより消費電力を低減させるようにしてもよい。

【0019】また本発明の表示装置では、表示装置内部あるいは表示装置外部から電池の残量情報を検出する手段を有する表示装置において、電池残量が低下した場合には、電池残量が十分な場合に比べて表示分解能を低減させて消費電力を低減する駆動方法を有しており、その表示分解能低減手段は空間的低減、時間的低減、またはポジ表示とネガ表示の反転手段を備えるようにしてもよい。つまり、電池残量が低下した場合の駆動は、液晶表示画面に表示する画像が液晶表示パネルに充放電する電荷総量の大小により、ポジ画像またはネガ画像のいずれかの表示を行うことにより消費電力を低減させるようにしてもよい。

【0020】また、電池残量無しによるシステム停止および表示装置の表示停止時には、電池残量無しによるシステム停止または画像表示停止、あるいはシステムと画像表示停止の双方による停止である旨を、表示画面の一部領域あるいは表示画面全体に表示した後に表示装置の動作を停止するようにしてもよい。

【0021】すなわち本発明の表示装置は、携帯機器の電池残量が低下した場合に、空間的または時間的、またはその双方やポジネガ表示の反転を行うことにより消費電力を低減させるとともに、電池残量ゼロによる携帯機器の停止時には、その旨のメッセージを液晶のメモリー性を用いて表示することにより、電池残量ゼロによる携帯機器の停止や表示装置の動作停止と電池残量ゼロ以外の原因で停止した場合との区別が容易につくようにして、電池での駆動時間を長時間化させ、かつユーザーの使い勝手を向上したものである。

【0022】このような構成により、電池残量が低下した場合には、電池残量が十分な場合に比べて表示分解能を空間的、時間的、またはポジ表示とネガ表示の反転によって低減することにより携帯端末の電池駆動時間を長時間化させることができ、電池残量無しによるシステム停止および表示装置の表示停止時には、電池残量無しによるシステム停止または画像表示停止、あるいはシステムと画像表示停止の双方による停止である旨を、画面の一部あるいは画面全体に表示することにより、電池残量ゼロによる携帯機器の停止や表示装置の動作停止と電池残量ゼロ以外の原因で停止した場合との区別が容易になる。

【0023】電池残量検出は、例えば電池の出力電圧レベルなどをモニターすることにより行うようにしてもよい。また電池の出力電流レベルをモニターすることによ

り行うようにしてもよい。そして電池残量レベルが予め定められたレベルよりも低くなったときには、表示の分解能を低くすることにより消費電力が低減すれば、使用可能時間が長くなる。

【0024】例えばアクティブマトリクス型の液晶表示装置の場合、表示画面はマトリクス状に配設された画素電極と、共通電極との間に挟持された液晶層により構成される。そして表示する画像に対応した表示信号を各画素に選択的に供給することにより画像を表示する。各画素は、各画素電極に対応して配設された例えば薄膜トランジスタなどのスイッチング素子と、このスイッチング素子を駆動するゲートドライバ、信号線ドライバにより駆動される。そして本発明では、電池の残量が低下したときには、駆動する画素数を駆動可能な画素数よりも小さくするようにしている。例えばゲートドライバ、信号線ドライバに、これらドライバ回路の一部のみを動作させ、他の部分はオフにすることにより、駆動される画素数が低減し、消費電力を小さくすることができる。この際、表示画面のうち連続した一部領域を駆動するようにしてもよいし、表示画面の全体にわたって画素の間引き駆動を行うようにしてもよい。

【0025】またドライバ回路のスイッチング動作を選択的に行う他に、供給された表示信号を間引いてからドライバ回路に供給するようにしてもよい。例えばシーケンシャルに供給される表示信号の一部を間引いてドライバ回路に供給するにすれば、ドライバ回路、画素選択用薄膜トランジスタの動作周波数を低減することができる。

【0026】さらに、表示信号を間引くのではなく、特定の画素領域に対応した表示信号をを、黒表示、あるいは白表示のような表示信号に置き換えるようにしてもよい。このようにすれば、例えば表示画面の一部のみを用いて表示を行う場合、駆動されない画素により構成される領域には、白表示、あるいは黒表示のようなマスクがかかることになる。したがって、表示に要する消費電力を低減することができるだけでなく、表示も見易くすることができる。

【0027】つぎに、ゲート遅延の影響を抑制し、十分な書き込み有効時間を確保する本発明の液晶表示装置について説明する。

【0028】図13に、アクティブ素子としてTFT7を用いた従来型の液晶表示装置の液晶パネルのブロック図を示す。図13に示す液晶表示パネルには、表示信号が上側信号線ドライバ（XUドライバ）1と下側信号線ドライバ（XDドライバ）2とから印加され、各信号線に接続されたTFT7を所定のタイミングで書き込み状態にする走査信号がゲートドライバ（Yドライバ）3から印加される。即ち、液晶パネルの所定の画素電極への表示信号の書き込みは、信号線ドライバ1、2から出力された表示信号を、Yドライバ3から

出力された走査信号のタイミングによって制御されている。

【0029】次に、液晶パネルのTFT周辺部分の等価回路を図14に示す。図14に示したように、TFT7および画素電極周辺には表示信号を蓄積するための蓄積容量 C_{s27} や画素電極の液晶容量 26 の他に多くの寄生容量が存在する。図15に、それらの寄生容量を模式的に表した等価回路図を示す。図15に示す通り、画素電極30と信号線間4との容量 C_{p-sig1} 、 C_{p-sig2} はTFT基板側の同一平面内に、しかも長い距離をおいて存在するために、その容量値は極小さく、無視してもよい。逆に、同一平面にありながらも薄膜を通じてTFTのゲート電極と画素電極とがオーバーラップ、つまり薄膜の積層構造をしているために生じる寄生容量 C_{gs} は無視できない大きさである。また信号線4およびゲート線6と対向電極10間に生じる容量 $C_{sig-com}$ 、 C_{com-g} も誘電体である液晶を挟んで形成されているため無視できない大きさである。信号線と蓄積容量 C_s との間にも寄生容量 C_{sig-cs} が存在するが、これも画素電極30と信号線間4との容量 C_{p-sig1} 、 C_{p-sig2} と同様に値は小さく無視することができる。

【0030】無視できる寄生容量を削除した等価回路を図16に示す。同図に示すように、信号線4とゲート線6とのに寄生している容量は C_{gs} 、 C_{com-g} 、 $C_{sig-com}$ とで考えることができる。ここで、各寄生容量の値をかんがえてみる。容量値は、誘電率と面積に比例し、電極間、つまり液晶セルのセルギャップや薄膜の厚さに反比例する。液晶の比誘電率 ϵ を5、配線幅 w を $10[\mu m]$ 、配線長さ l を $30[cm]$ 、液晶セルのセルギャップ厚 d を $5[\mu m]$ と考えると、信号線4と対向電極10との寄生容量 $C_{sig-com}$ およびゲート線6と対向電極10との寄生容量 C_{com-g} は、 ϵ_0 を真空の誘電率とすると、

$$\epsilon_0 \times \epsilon \times w \times l \times (1/d) [F] \text{より} \\ (8.854 \times 10^{-12}) \times 5 \times (10 \times 10^{-6}) \times (0.3) \times \{1 / (5 \times 10^{-6})\} = 26.6 [pF]$$

となる。また、TFT7のソース電極とゲート電極の間に寄生している容量 C_{gs} は、ゲート絶縁膜の厚さ t を $500[nm]$ 、比誘電率 ϵ を5、ゲート・ソース電極のオーバーラップ領域を $(50 \times 10^{-6}) \times (50 \times 10^{-6})$ とすると、

$$\epsilon_0 \times \epsilon \times w \times l \times (1/d) [F] \text{より} \\ (8.854 \times 10^{-12}) \times 5 \times (50 \times 10^{-6}) \times (50 \times 10^{-6}) \times \{1 / (500 \times 10^{-9})\} = 0.22 [pF]$$

であるが、この $0.22[pF]$ はTFT7一個当たりの寄生容量であるので、水平方向の解像度が 1000 ドット、つまりRGBサブピクセル単位で 3000 個であ

った場合、TFT7がゲート線6に 3000 個接続されていることになる。したがって、ゲート線一本当たりに寄生している C_{gs} は

$$0.22[pF] \times 3000 = 660[pF]$$

となる。

【0031】以上のことから、信号線4に寄生している容量を C_{sig} 、ゲート線6に寄生している容量を C_g とすると

$$C_{sig} = C_{sig-com} = 26.6[pF]$$

$$C_g = C_{com-g} + C_{gs} = 686.6[pF]$$

となる。ここで、信号線4とゲート線6のCR時定数を考えてみる。信号線4の時定数を τ_s 、ゲート線6の時定数を τ_g とし、双方の配線抵抗 R_s 、 R_g を $5[k\Omega]$ とすると、

$$\tau_s = C_s \times R_s = (26.6 \times 10^{-12}) \times (5 \times 10^3) = 0.13[\mu s]$$

$$\tau_g = C_g \times R_g = (686.6 \times 10^{-12}) \times (5 \times 10^3) = 3.4[\mu s]$$

となる。一般的には、一走査時間つまりゲートをONにする時間は数十 $[\mu s]$ であるから、信号線4の時定数は τ_s 一走査時間の $1[\%]$ 程度、もしくは $1[\%]$ 未満であり特に問題とはならない。しかし、ゲート線6の時定数 τ_g は一走査時間の $10[\%]$ 程度、もしくは $10[\%]$ 以上になるため、TFT7の動作に影響を与えてしまう。

【0032】図17にゲート線6の時定数を考慮した場合のTFT動作を説明する図を示す。同図(a)は液晶パネル内でもゲートドライバー3に最も近い距離に位置する1番目のTFTの動作を示してあり、(b)は液晶パネル内でもゲートドライバー3から最も離れた距離に位置する2n番目のTFTの動作を示している。同図に示すように、液晶パネル内でゲート配線6上に寄生している容量 C_g と配線抵抗 R_g によつて、2n番目のTFTに印加されるゲート波形に鈍りが生じるため、結果的にTFTがONするタイミングが1番目のTFTの場合よりも遅れてしまう。この遅れをゲート遅延と呼ぶ。

【0033】図18に従来のゲート遅延対策駆動方法を示す。同図に示すように、信号線ドライバー1、2から供給される表示信号の切り換えタイミングに対して、ゲート信号のON、OFFタイミングをゲート遅延分だけ進めた設定とする。すなわち、はじめからゲート遅延時間分を見込んでゲートON、OFFタイミングを前倒しに設定することにより、ゲート遅延が最大となるTFT7の場合でも表示信号の切り換えが発生しないタイミングに、つまりゲート遅延の最大値に対して当該表示信号が次段走査線の表示信号と混合されないような設定になっている。

【0034】したがって、図18に示すようにゲートのONの立ち上がり時には表示信号の切り換えが発生するため、ゲートがONしているにも拘わらず表示信号の切

り換えにより、実際のTFT書き込みに寄与しない時間が発生する。つまり、ゲートON時間に対して実効的な書き込み有効時間が短くなると言う問題が生じ、特に、従来のゲート遅延対策駆動法ではゲートドライバー3に近いTFTにおいては実効的な書き込み有効時間が少なくなると言う問題がある。例えば、走査線が1000本程度でフレーム周波数が60[Hz]の場合には、一走査時間は約16[μ s]となり、数[μ s]のゲート遅延時間のために実効的な書き込み有効時間が本来の走査時間の3/4~2/3程度に低下してしまう。また、数十パーセントにも及ぶ実効的な書き込み有効時間の違いは、表示信号の画素電極への書き込みムラとなってしまう。

【0035】以上のように、ゲート遅延対策をゲート信号と表示信号とのタイミングの設定を変えることのみで行った場合、高精細の液晶ディスプレイ、つまり画素数が多くTFTを多数使用する場合には、実効的なTFT書き込み時間が減少するために画素電位の書き込み不足が発生しコントラストの低下などの表示品位を低下させ、さらにゲート配線方向である表示画面の左右で表示ムラが発生するという問題がある。また高精細化が進んだ場合には、ゲート遅延量自体が高精細化、つまり一走査線上に接続できるTFTの数を制限することも考えられ、液晶表示装置の高精細化の制限になる。

【0036】このような課題を解決するため、本発明の液晶表示装置は、行列状に配設された複数の画素電極と、信号線に表示信号を印加する手段と、走査線に走査信号を印加する手段と、前記画素電極ごとに配設され、前記走査線に印加される前記走査信号により前記信号線に印加される前記表示信号を選択して前記画素電極に印加するスイッチング素子と、前記走査線に接続された複数の前記スイッチング素子の位置による前記走査信号の遅延量を検出する手段と、検出された前記遅延量に応じて前記表示信号の前記信号線への供給タイミングを補正する手段、とを具備したことを特徴とする。

【0037】また本発明の液晶表示装置は、走査線に走査信号を印加する手段と、第1の信号線および第2の信号線に表示信号を印加する手段と、前記走査線に沿って配設された第1の画素電極および第2の画素電極と、前記走査信号により前記第1の信号線に印加される前記表示信号を選択して前記第1の画素電極に印加する第1のスイッチング素子と、前記走査信号により前記第2の信号線に印加される前記表示信号を選択して前記第2の画素電極に印加する第2のスイッチング素子と、前記第1のスイッチング素子と前記第2のスイッチング素子との間の前記走査信号の遅延量を検出する手段と、検出した遅延量に基づいて前記第1の信号線と前記第2の信号線とに前記表示信号を印加するタイミングを補正する手段、とを具備したことを特徴とする。また本発明の液晶表示装置は、走査線に走査信号を印加する手段と、第1の信号線および第2の信号線に表示信号を印加する手段

と、前記走査線に沿って配設された、第1の画素電極と、前記第1の電極よりも前記走査信号を印加する手段から遠い位置に配設された第2の画素電極と、前記走査信号により前記第1の信号線に印加される前記表示信号を選択して前記第1の画素電極に印加する第1のスイッチング素子と、前記走査信号により前記第2の信号線に印加される前記表示信号を選択して前記第2の画素電極に印加する第2のスイッチング素子と、前記第1のスイッチング素子と前記第2のスイッチング素子との間の前記走査信号の遅延量を検出する手段と、検出した遅延量に基づいて前記第1の信号線と前記第2の信号線とに前記表示信号を印加するタイミングを補正する手段、とを具備したことを特徴とする。ここで走査信号を印加する手段は例えばゲートドライバのことであり、表示信号を印加する手段は例えば信号線ドライバのことである。またスイッチング素子としては、例えば薄膜トランジスタ等をあげることができる。そして本発明の液晶表示装置では、マトリクス状に配設された画素電極の走査線に沿って配設された画素電極のそれぞれの位置に対する、走査信号の到達タイミングの変位(遅延量)を検出し、この遅延量を信号線ドライバにフィードバックすることにより、画面を構成するすべての画素に適切なタイミングで表示信号を供給することができる。

【0038】例えば第1の画素電極は、例えば走査線駆動回路等の走査線に走査信号を印加する手段に近い側に配設された画素電極であり、第2の画素電極は同じ走査線にそって遠い側に配設された画素電極であるとする。と、表示信号の遅延により第1のスイッチング素子がオンするタイミングと、第2のスイッチング素子がオンするタイミングとがズレてしまうことになる。本発明の液晶表示装置では、走査線上を伝搬する走査信号の第1のスイッチング素子の配設位置と第2のスイッチング素子の配設位置での遅延量を検出し、検出した遅延量に応じて信号線駆動回路から第1の信号線に表示信号を印加するタイミングと、第1の信号線に表示信号を印加するタイミングとを補正することにより、走査線駆動回路から近い画素へも、遠い画素へも適切なタイミングで表示信号を供給することができる。したがって、大きな画面を有する液晶表示装置や、高精細な液晶表示装置においても、十分な書き込み時間を確保することができる。したがって、液晶表示装置の表示品質を向上することができる。

【0039】また本発明の液晶表示装置は、マトリクス状に配置された画素電極と、該画素電極毎に表示信号の書き込みと保持とを制御する手段と、該書き込みと保持とを制御する手段を有する画素電極に表示信号の書き込み制御信号を供給する手段を有する液晶表示装置において、該表示信号を供給する手段は、画素電極の表示信号の書き込みと保持とを制御する手段に印加される書き込み制御信号の信号遅延量に応じて表示信号の出力タイ

ミングを可変とする手段とを備えるようにしてもよい。

【0040】表示信号の出力タイミングを可変とする手段は、表示信号供給回路に設けられた遅延量設定回路により任意に設定するようにしてもよい。

【0041】表示信号供給回路内部に設けられた遅延量設定回路は、液晶表示装置の液晶パネル内部に設けられた表示に寄与しない画素電極の書き込みと保持とを制御する手段を用いて、液晶パネル内部で生じる書き込み制御信号の信号遅延量の検出を行うようにしてもよい。

【0042】表示信号の出力タイミングの可変量設定、および液晶パネル内部で生じる書き込み制御信号の信号遅延量の検出は、液晶パネルに表示する表示信号の書き換えを行う直前、または直後の表示信号の無信号期間に行うようにしてもよい。

【0043】すなわち本発明の液晶表示装置は、ゲート遅延の影響を抑制して十分な書き込み有効時間を確保し、表示ムラを無くした高品質表示が可能な高精細の液晶表示装置を実現するため、画素電極のTFTに印加される書き込み制御用ゲート信号の信号遅延量に応じて表示信号の出力タイミングを可変とする手段を有することにより、表示信号を供給する手段の表示信号出力タイミングを最適に設定できるため、表示信号の書き込み不足や表示バラツキの生じない高品質な液晶表示装置を実現することができる。

【0044】

【発明の実施の形態】以下に本発明についてさらに詳細に説明する。

【0045】（実施形態1）図1は本発明の液晶表示装置の構成を概略的に示すブロック図である。図1に示す液晶表示装置は、マトリクスアレイ上に画素が配設された液晶パネルを有し、通常の液晶表示装置と同様に、例えば携帯機器等のシステム側から表示信号と同期信号が表示タイミングコントローラー110に入力される。表示タイミングコントローラー110では入力された同期信号から、表示信号を液晶パネル101に供給するXドライバー102を駆動するためのX-SYNC信号、C_{HP}信号と、液晶パネル101に走査信号を供給するYドライバー104を駆動するためのSTV信号、CPV信号を作成する。そして本発明の液晶表示装置においてはシステム側から電源の状態をモニターするためのコマンドが電源モニター回路111に供給されており、そのコマンドに応じて表示タイミングコントローラー110から各ドライバーに供給されるそれぞれの信号の制御を行う。図1の例では、電源の状態を示すコマンドを表示信号と別々に伝送する場合を示しているが、このコマンドは表示信号のブランキング期間に多重して液晶表示装置に伝送するようにしてもよい。また、電源のモニターはシステム側からのコマンドによって行うことが精度上好ましいが、システム側からのコマンドを用いずに、液晶表示装置内部に電源電圧モニター手段、例えばツェ

ーダイオードなどによる基準電圧と電源電圧との比較による電源電圧低下の検出などの手法を用いてもよい。

【0046】電池等の電源の電圧が低下した場合、つまりバッテリー駆動時にバッテリー残量が低下した場合には、システム側からのコマンドまたは前述の液晶表示装置内電源電圧モニター手段の出力により液晶表示装置は低消費電力動作を開始する。電流をモニターするようにしてもよい。

【0047】ここで、バッテリー残量が低下していない通常状態での動作を説明する。まず表示タイミングコントローラー110から出力される表示信号PATは、表示信号切り換え回路108に入力される。表示信号切り換え回路108には、表示タイミングコントローラー110から供給される通常の表示信号PATと、メッセージフォント回路109から供給されるROM信号の2種類が印加されており、通常は表示信号PATが選択されて次のX間引き回路107に入力される。メッセージフォント回路109には、電池低下によるシステム停止や液晶表示回路の表示停止のメッセージを表示するための表示パターンフォントがPROM等により格納されている。表示信号切り換え回路108から出力された表示信号SIG、およびX-SYNCはXドライバー102に供給される。XドライバーはX間引き回路107からの信号およびC_{PH}セクター103からの出力により動作を行う。通常は、表示信号SIGは間引きがおこなわれず本来の表示信号PATと同じ情報量を持つ信号がXドライバー102に供給され、C_{PH}セクター103でもSWX1からSWX4までの全てが閉じられた状態でXドライバー102の全体にC_{PH}が供給される。C_{PH}はXドライバー102を動作させるための基本クロックであり、このC_{PH}がXドライバー102の全体に供給されるため、Xドライバー102は全体が動作を行い、入力された全ての表示信号を液晶パネル101に供給することが可能であり、高い解像度で表示を行う。

【0048】一方、液晶パネルの走査を行うYドライバー104への信号は、表示タイミングコントローラー110で、表示信号の最初のタイミングに同期したSTV信号が作成され、そのSTV信号を基本として走査が行われる。表示タイミングコントローラー110からのSTV信号はY間引き回路106に入力されるが、通常の場合、すなわち電池残量が多い場合には、示タイミングコントローラー110からのSTV信号がそのままYドライバー104に入力される。Yドライバー104には、STV信号のほかにCPVセクター105からの選択されたCPV信号が入力されるが、通常CPVセクター105はC_{PH}セクター103の場合と同様にSWY1からSWY4までの全てのスイッチが閉じられ、Yドライバー104全体にCPV信号が供給されるため、表示パネル1全体を走査することが可能であり解像度の高い表示を行うことが可能である。

【0049】次に、電池残量低下が起こった場合の動作について説明する。

【0050】まず、表示信号の水平解像度を1/2に低下させる場合について説明する。表示タイミングコントローラ110から出力された表示信号PATは、表示信号切り換え回路108に印加されるが、解像度を低下させる場合であっても表示信号切り換え回路108では通常の表示信号PATが選択されてX間引き回路107に供給される。X間引き回路107では電源モニター回路111からの間引き（サブサンプル）制御信号XSUBCによって表示信号SIGを1/2に間引いてXドライバー102へ供給する。図2はX間引き回路107の回路構成の例を示す図である。X間引き回路107に入力された表示信号SIGは、まずラッチ回路171によって再サンプリングが行われる。図3に間引きを行う場合のタイミングチャートを示す。通常、表示信号SIGは図3(a)、図3(b)に示すようCPHと同期した信号であるが、1/2に間引く場合にはCPH分周回路172によって分周された、分周CPH信号176によってSIG信号がラッチ回路171でサンプリングされる。したがって、この場合にラッチ回路171から出力される(d)信号は水平方向の解像度が1/2に低下した信号となる。この解像度が低下した信号は、信号切り換え回路174とバッファ回路173に入力される。バッファ回路173は通常FIFO(First In First Out)メモリーで構成され、FIFOメモリーに入力された信号は入力された順序で出力される機能を持っており、その入力を分周CHP信号176とし、読み出しをCPHとすることにより解像度を分周値だけ低下させた信号を1/分周値に水平表示領域を圧縮した信号を得ることができる。したがって、表示画面全体に低解像度の画像を表示する場合には信号切り換え回路174でラッチ回路171の出力をそのまま選択し、解像度の低下した信号を画面の一部に表示する場合には信号切り換え回路174でバッファ回路173の出力を選択してXドライバー102に表示信号を出力すればよい。

【0051】Xドライバー102では、解像度の低下した表示信号のを全面に表示する場合には通常の動作と同様にCPHセクター103でSWX1からSWX4までの全てが閉じられた状態でXドライバー102の全体にCPHが供給されてXドライバー全体が動作する。一方、画面の一部に表示信号を表示する場合には、SWX1からSWX4までのなかの必要なスイッチのみが選択されてXドライバー102にCPHが供給されるため、CHPが供給されないXドライバー2の残り回路は休止状態となる。

【0052】このようにして、水平解像度を1/2に低下させた場合に、画面全体に低下した解像度の画像を表示する用にした場合、Xドライバー102に供給する表

示信号はCPHの分周値の分だけ表示信号の周波数が低下しているため信号伝送のための電力がCPHの分周値分低減され消費電力を削減することができる。一般に容量性の負荷を駆動する場合の消費電力Pは、Cを伝送路の容量、fを伝送する信号の周波数、Vを伝送する信号の信号電圧とすると、

$$P = C \times f \times V^2$$

で表され、伝送する信号の周波数fを1/2に低下させることにより、消費電力が1/2に低減可能なことが分かる。また、解像度を低下させた表示信号を画面の一部に表示させる場合には、Xドライバー102は表示に必要な部分しか動作せずCPHの供給されないXドライバーは休止状態となる。したがって、1/2の解像度の信号を表示画面の水平サイズの1/2に表示する場合には消費電力を1/2に低減させることが可能である。

【0053】次に、垂直方向の解像度を1/2に低下させる場合について説明する。垂直方向の解像度を1/2に低下させる場合には、Xドライバーから液晶パネル101へ供給される信号の周波数を1/2にすればよい。

【0054】Xドライバー102が液晶パネル101に表示信号を供給するタイミングは、水平方向のタイミング信号X-YNCによって制御されている。通常は図3(f)に例示したようなプロファイルを有するSTH信号でXドライバー102へのデータ取り込みを開始して、データの取り込みが終わった後のOE信号で液晶パネル101表示信号が出力される。したがって、X-SYNC信号を間引くことにより、Xドライバー102から液晶パネル101へ出力される表示信号も間引くこと、即ち垂直方向の解像度の低下が可能となる。この垂直方向の解像度の低下の場合にも、液晶パネルへ供給する信号周波数が低減されるため、水平方向の解像度低下の場合と同様に、低下させた解像度の分だけ消費電力を低減することができる。したがって、垂直解像度を1/2に低下させた場合には消費電力は1/2に低減することができる。

【0055】(実施形態2)次に、垂直方向の一部に表示画像を表示させる場合について説明する。垂直方向の表示位置はY間引き回路106とCPVセクター105の調整を行えばよい。Y間引き回路106の詳細な構成例を図3に示す。例えば、垂直解像度を1/2に低下させて表示画面の垂直表示領域の1/2に画像の表示を行う場合は、電源モニター回路111からの垂直サブサンプル制御信号YSUBCにより、走査信号の基本クロックであるCPV信号を1/2に分周するとともに、走査線の走査開始時刻を表すSTV信号を分周した後のCPV信号164でラッチ回路162でラッチを行う。即ち、STVやCPVなど垂直走査に関する信号の周波数を1/2にする。

【0056】図4は垂直走査に関する信号の周波数を1/2にした場合の各信号の例を示す図である。垂直走査

に関する信号の周波数を $1/2$ にするともに、CPVセレクトー105のSWY1からSWY4の中の表示したい位置に対応するスイッチのみを閉じて分周することにより、Yドライバー104は必要な部分のみの走査を行う。このため必要最小限のみの電力消費にすることができる。さらにSTV信号は通常システム側からの同期信号の垂直周波数に応じて毎フィールド作成され、毎フィールドYドライバー104にSTV信号が入力されるが、そのSTV信号を間引くことにより画面の書き換え周波数を低減することができる。STV信号を間引いた場合にも、その間引いた期間はXドライバー102とYドライバー104の動作を停止することにより消費電力の低減が可能である。

【0057】これまで示してきたように、水平解像度を $1/2$ にすることにより、消費電力は通常の $1/2$ となり、また、垂直解像度を $1/2$ にすることによっても消費電力は通常の $1/2$ となる。さらに、水平、垂直とも解像度を $1/2$ にした場合には全体として通常の $1/4$ の消費電力低減が可能である。また、画面の一部のみに表示を行う場合は、通常の表示から一部のみの表示に切り替わる直前に、白表示や黒表示などのマスキングを行うことにより、表示に用いる領域以外に余計な画像が表示されない見易い画面とすることが可能である。このような消費電力の低減は、画像の表示を画面の一部のみに行うことでも同様な効果が得られる。また、このような駆動方法による消費電力の低減は基本的に駆動周波数の低下によって実現されているものであり、液晶表示装置に使用している液晶材料に依存せずに消費電力の低減が可能である。また、解像度の低下の程度を上げることにより、すなわち解像度を落とせば落とすほど、また、書き換えの周波数を落とせば落とすほど消費電力の低減効果も大きくなることも明白である。

【0058】表示画像の空間、時間周波数の低減以外にも、液晶表示パネル1の表示モードがノーマリホワイトかノーマリブラックかで表示画像のネガとポジ表示を反転することも消費電力低減に効果がある。すなわち、ノーマリブラックの表示モードの場合は液晶パネルに印加する信号は黒表示の画像の信号振幅が小さく、白表示の信号振幅が大きい。したがって、ワードプロセッサの画面表示の場合の様に白い背景に黒い文字を表示するような場合は、信号振幅の大きい領域が多いため消費電力が大きい。このような場合には、表示画像を反転させて、つまりポジ画像をネガ表示させた方が消費電力低の効果が大きい。

【0059】この効果は、ノーマリホワイトの場合に黒表示領域が多い場合にも同様にネガポジ反転することは有効である。白領域または明るい画像の領域と黒領域または暗い画像の領域の大小関係を計るためにはアップダウンカウンターのカウントアップとカウントダウンの制御を表示信号のMSB (Most Significant

Bit)で行うようにすればよい。例えば、システムから入力される同期信号の垂直ブランキング期間でアップダウンカウンターのリセットを行い、その後表示画像のMSBでアップダウンの制御を行いながらCPHをカウントし、一画面のカウントが終わった時点でそのカウンターのMSBが[1]ならば黒領域が多く[0]ならば白領域が多いことが分かる。したがって、そのアップダウンカウンターの結果と液晶表示パネルとの組み合わせで、消費電力の低い方を選択すればよい。表示画像のネガポジ反転は表示信号の反転、すなわちNOTを取ればよい。また、アップダウンカウンターの必要ビット数はXGAの場合でも、

$$1024 \times 788 = 786432 \text{ 画素}$$

のカウントできるビット数に1ビット加算したビット数のカウンターがあればよく、上記の場合は21ビットとなる。このビット数は必要に応じてカウントする表示信号を削減することにより削減可能である。

【0060】(実施形態3)次にメッセージを画面に表示する場合について説明する。メッセージの表示は電池の残量がほぼゼロに近い場合、もし液晶自身にメモリー性があった場合にはシステム停止、つまり液晶表示動作の最後で行えばよい。

【0061】その場合には、図1に示す表示信号切り換え回路108で選択する表示信号を通常の表示信号PATからメッセージフォント回路8の出力であるROMに変えるようにすればよい。選択されたメッセージフォント回路8出力であるROMの書き込みは通常の表意画像の書き込み、または解像度を低下させた場合の書き込みの場合と同様に、つまりシステム側から供給された表示信号PATの場合と同様な操作で表示を行えばよい。したがって、メッセージフォント回路8からのROM信号の読み出しも通常の表示信号と同じタイミングで行えばよく、その場合には表示タイミングコントローラー110においてシステム側から供給されている同期信号によって作成されたタイミング信号を用いてもよい。

【0062】メッセージの表示を行った場合で、かつ、液晶自身がメモリー性を持つような場合には、メッセージの表示を行った後にXドライバー102およびYドライバー104へ供給する各信号をすべて停止させる操作を行う必要がある。これは、メモリー表示の状態の画像が余計な信号により劣化することを防止するためである。

【0063】このように本発明の表示装置によれば、電池残量が低下した場合には、電池残量が十分な場合にくらべて表示分解能を空間的、時間的、またはポジ表示とネガ表示の反転によって低減することにより携帯端末の電池駆動時間を長時間化させることができるとともに、電池残量無しによるシステム停止および液晶表示装置の表示停止時には、電池残量無しによるシステム停止または画像表示停止、あるいはシステムと画像表示停止の双

方による停止である旨を、画面の一部あるいは画面全体に表示することにより、電池残量ゼロによる携帯機器の停止や液晶表示装置の動作停止と電池残量ゼロ以外の原因で停止した場合との区別が容易につくようにして、次の携帯機器の起動が電池交換後または外部電源接続後にスムーズに行われるようにし、電池での駆動時間を長時間化させた使い勝手のよい表示装置を実現することができる。

【0064】(実施形態4)本発明の液晶表示装置では、液晶パネル内部で生じる書き込み制御信号の配線遅延により生じる、画素電極毎に表示信号の書き込みと保持とを制御する手段の動作タイミング遅延に対して、表示信号を供給する手段の表示信号出力タイミングを最適に設定できるため、表示信号の書き込み不足や表示バラツキの生じない高品質な液晶表示装置を実現することができる。

【0065】図6は本発明の液晶表示装置の構成の例を概略的に示す図である。図に示すように、本発明の液晶表示装置では通常のアクティブマトリクス型液晶表示装置に比較して、ゲート線33、34のゲート信号の遅延を検出する遅延検出回路30を有し、その遅延検出回路30の出力が上側信号線ドライバー1と下側信号線ドライバー2にフィードバックする手段を具備している。また、信号線ドライバーにフィードバックされた検出信号は上下信号線ドライバー1、2内部の遅延調整回路にて上下信号線ドライバー1、2の出力タイミングが調整される。図7は遅延検出回路30の構成の例を概略的に示す図である。図7(a)、図7(b)に示すように、検出回路30は通常の画素構成から画素電極をを削除した回路である。したがって、本遅延検出回路作成のために特別に製造プロセスを増加させることなく液晶表示装置を製造することができる。また、遅延検出回路には画素電極を有していないが、前述したように、ゲート遅延はTFTへの寄生容量が支配的であるため、画素電極を省略しても十分にゲート遅延の再現が可能である。もちろん、遅延検出回路30内に画素電極を具備することにはなんら問題はない。この遅延検出回路30は、実際に画像を表示する領域の上、または下の表示には寄与しないパネル領域に作成され、また実際に表示に寄与しないダミーゲート33、34で駆動される。

【0066】図8はそれらダミーゲートを含めたゲート線の駆動を行うためのゲートドライバー駆動パルスの例を示す図である。図8(b)に比較のため、ダミーゲートを持たない従来のアクティブマトリクス型液晶表示装置のゲートドライバー3駆動信号のSTV信号を示す。なお、STV信号とは、表示信号の最初で先頭の走査線に同期してゲートドライバー3に印加される信号である。本発明の液晶表示装置のゲートドライバー駆動パルスのSTV信号を図8(c)に示す。図8(b)と同図(c)とを比較すると、本発明の場合は通常TFT-液

晶表示装置の場合より1クロック(CPV)だけSTV信号を進めるだけで良く、その他は全く通常のTFT-液晶表示装置駆動と変わりが無い。

【0067】図9は遅延調整回路を有する信号線ドライバーの構成の例を概略的に示すブロック図である。図9に示す信号線ドライバー1は、ラッチ回路13へのラッチ信号が出力タイミング(遅延)調整回路16によって調整可能となっていることが通常の信号線ドライバーと異なっている。図9に示す信号線ドライバー1の動作を、図10に示すタイミングチャートを用いて説明する。まず、信号線ドライバー1には表示データDATXUに同期したクロック信号CPXUが印加されており、表示データDATXUの先頭データに同期したスタート信号STXUが信号線ドライバー1に印加されると、シフトレジスタ12に表示信号が順次取り込まれて行く。その後表示信号が全て取り込まれた後に印加されるラッチパルスLTHXUにより、シフトレジスタ12に取り込まれた表示データがラッチ回路13にラッチされる。ラッチ回路13にラッチされた表示データはD/A変換されて出力バッファ15を経て液晶パネルに供給される。したがって、液晶パネルに供給する表示データのタイミングはラッチ回路13にラッチされるタイミングで決定される。よって、本来の表示データのラッチタイミングであるLTHXUをゲート遅延量に合わせて遅延させることにより、液晶パネルに供給する表示データのタイミングをゲート遅延に合わせることができる。

【0068】図10(a)、図10(b)はラッチパルスLTHXUでそのままラッチを行った場合の、ラッチデータと液晶パネルに出力される出力表示データを示す図である。また、図10(c)、図10(d)はラッチパルスLTHXUをゲート遅延分だけ遅延させたDL-LTHでラッチを行った場合の、ラッチデータと液晶パネルに出力される出力表示データを示す。図10

(b)、図10(d)に示すように、ラッチパルスLTHXUをゲート遅延分だけ遅延させたDL-LTHでラッチを行うことにより、所望量の遅延が実現できていることが分かる。

【0069】図11は出力タイミング(遅延)調整回路16の構成の例を概略的に示す図である。図11の例では、ラッチパルスLTHXUを遅延検出回路30からの検出信号31によりゲート遅延分だけ遅延させたDL-LTHを作成している。なお、図11の例では、ダミーゲート33に走査パルスYduが印加されている場合だけ動作が行われる構成となっている。

【0070】図12は図11の出力タイミング(遅延)調整回路16が動作する際のタイミングを示す図である。図12を参照しながら図11の動作例を説明すると、走査パルスYduが印加され、かつラッチパルスLTHXUが印加された場合にNANDゲート42の出力にロジックゼロ(Lレベル)のパルスが出力され、遅延

量設定カウンタ37の値がクリアされるとともに、フリップフロップ(FF)38の出力もLレベルになり、遅延量設定カウンタ37へのイネーブル(EN)端子への入力もLレベルとなるため、遅延量設定カウンタ37は遅延量設定モードとなりNAND42出力がHレベルとなった時刻以降のCPXUクロックのカウントを始める。その後遅延検出回路30から出力された検出信号31が比較回路39に入力されると、比較回路39では基準電圧発生回路40からの値と検出信号31が比較される。ここで、比較の基準値がVthだとすると、比較回路39の出力には検出信号31がVth以上の場合にHレベルが出力され、そのHレベルの信号はORゲート41にて幅の細いパルスに整形される。そのORゲート41からの出力により、FF38出力はHレベルとなり、遅延量設定カウンタ37のイネーブル(EN)端子への入力もHレベルとなるため遅延量設定カウンタ37のカウント動作は停止し、遅延量、即ち遅延量設定カウンタ37のカウント動作が停止した状態でのカウンタ出力値の設定が完了する。遅延量設定カウンタ37に設定された値は、プリロードデータとして遅延カウンタ35へ供給される。遅延カウンタ35は、走査線毎に印加されるLTHXU信号を反転回路44で反転したLOAD信号により、遅延量設定カウンタ37からのプリロードデータを取り込み、その取り込んだ値からダウンカウントを行い、遅延カウンタ35の値がゼロ、即ち遅延量相当の時間分のカウントが終了した時点でLレベルのキャリアアウト信号C_oを出力する。

【0071】遅延カウンタ35から出力されたC_o信号は反転回路45で反転されて遅延カウンタ35のEN端子に印加されているため、遅延量相当の時間分のカウントが終了した時点でEN端子もHレベルとなる。このため遅延カウンタ35はカウント値ゼロのままで動作を停止する。即ち、遅延カウンタ35は次の走査線で印加されるLTHXU信号までその状態を保つ。また、遅延カウンタ35からのC_o出力はLTHXUをゲート遅延分だけ遅延させたタイミングと等しい時点で出力されるため、そのC_o出力をANDゲート43で細いパルスに整形して出力させることにより、ゲート遅延分だけ遅延させたラッチ信号DL-LTHを得ることができる。したがって、このDL-LTH信号を用いて表示データを液晶パネルに供給することにより、ゲート遅延による書き込み時間不足を低減することができる。

【0072】なお、このゲート遅延量の微調整は、出力タイミング(遅延)調整回路16の基準電圧発生回路42で作成する基準電圧により微調整を行うことができる。また、下側信号線ドライバー2でのゲート遅延量検出は、一画面の走査が終わった直後に行われることが上側信号線ドライバー1と異なる点であり、出力タイミング(遅延)調整回路など、その他の回路は同じ回路構成で実現することができる。

【0073】(実施形態5)これまでの説明では、遅延検出回路30からの検出信号31を各信号線ドライバーから出力されている信号線数と同じ数だけフィードバックを行っていたが、フィードバック数が増えると出力タイミング(遅延)調整回路16の数も増加し、ハードウェアの規模が大きくなってしまう。したがって、遅延検出回路30は一走査線にある画素数と同じ数だけ必要であるが、検出信号31と出力タイミング(遅延)調整回路16はドライバーICについて一回路程度持つことにより、ハードウェアの増加を極く押さえてゲート遅延による書き込み時間不足を低減することができる。その際の、遅延量設定カウンタ37や遅延カウンタ35は8ビット、つまり256カウントまで可能であるとし、CPXUクロックが50[MHz]であるとして、 $256 \times \{1 / (50 \times 10^6)\} = 5 [\mu s]$ となり、ほぼ十分な遅延調整性能を得ることができる。もし、遅延調整性能が5[μs]で不足している場合でも、カウンタのビット数を1ビット増加させることにより10[μs]、カウンタのビット数を2ビット増加させることにより20[μs]にまで拡張可能であり、1チップ中に占める出力タイミング(遅延)調整回路の増加を極めて少なく抑えて十分な遅延調整性能を得ることができる。したがって、現状の駆動回路へのハードウェア追加を極めて少なく抑え、十分な遅延調整性能を得ることができる。

【0074】なお、本発明は液晶パネル内部で生じる書き込み制御手段、即ちTFT素子のゲートに印加される走査信号の遅延補正に関するものであり、使用する液晶パネルの材料や、種類で制限されるものでない。

【0075】

【発明の効果】以上説明したように本発明の表示装置によれば、電池残量が低下した場合には、電池残量が十分な場合に比べて表示分解能を空間的、時間的、またはポジ表示とネガ表示の反転によって低減することにより携帯端末の電池駆動時間を長時間化させることができるとともに、電池残量無しによるシステム停止および液晶表示装置の表示停止時には、電池残量無しによるシステム停止または画像表示停止、あるいはシステムと画像表示停止の双方による停止である旨を、画面の一部あるいは画面全体に表示することにより、電池残量ゼロによる携帯機器の停止や液晶表示装置の動作停止と電池残量ゼロ以外の原因で停止した場合との区別が容易につくようにして、次の携帯機器の起動が電池交換後または外部電源接続後にスムーズに行われるようにし、電池での駆動時間を長時間化させた使い勝手のよい表示装置を実現することができる。

【0076】また本発明の液晶表示装置によれば、画素電極毎に表示信号の書き込みと保持とを制御する手段の動作タイミング遅延に対して、表示信号を供給する手段の表示信号出力タイミングを最適に設定できるため、表

示信号の書き込み不足や表示バラツキの生じない高品質な液晶表示装置を実現することができる。

【図面の簡単な説明】

【図1】本発明の実施例にかかる液晶表示装置のブロック図。

【図2】X間引き回路の詳細ブロック図。

【図3】X間引き回路の動作説明のためのタイミングチャート。

【図4】Y間引き回路の詳細ブロック図。

【図5】Y間引き回路の動作説明のためのタイミングチャート。

【図6】本発明の液晶表示装置の構成の例を概略的に示す図。

【図7】遅延検出回路の構成例を示す図。

【図8】ゲートドライバーの駆動パルス例を示す図。

【図9】遅延調整回路を有する信号線ドライバーのブロック図。

【図10】信号線ドライバーの駆動タイミングを示すタイミングチャート。

【図11】出力タイミング（遅延）調整回路の構成例を示す図。

【図12】出力タイミング（遅延）調整回路の動作タイミングを示すタイミングチャート。

【図13】従来の液晶表示装置の構成例を示す図。

【図14】液晶パネルのTFT周辺部分の等価回路を示す図。

【図15】TFT周辺部分の寄生容量を模式的に示す図。

【図16】無視できる寄生容量を削除した等価回路図。

【図17】ゲート線の時定数を考慮した場合のTFT動作を説明する図。


【図18】従来のゲート遅延対策駆動方法を示す図。

【符号の説明】


1.....上側信号線ドライバー
2.....下側信号線ドライバー
3.....ゲートドライバー
4、5.....信号線配線
6.....ゲート線配線
7.....TFT
8.....液晶
9.....蓄積容量
10.....対向電極
11.....蓄積容量電極
12.....シフトレジスタ
13.....ラッチ回路

14.....D/Aコンバーター
15.....出力バッファ
16.....出力タイミング調整回路
20.....ゲート画素間寄生容量
21、22.....信号線画素間寄生容量
23.....対向電極ゲート間寄生容量
24.....対向電極信号線間寄生容量
25.....蓄積容量電極信号線間寄生容量
26.....液晶容量
27.....蓄積容量
28.....上部ガラス基板
29.....下部ガラス基板
30.....画素電極
31、32.....検出信号線
33、34.....ゲート遅延検出用ダミーゲート線
35.....遅延カウンタ
36.....ラッチ回路
37.....遅延量設定カウンタ
38.....フリップフロップ回路
39.....比較回路
40.....基準電圧発生回路
41.....OR回路
42.....NAND回路
43.....AND回路
44、45.....反転回路
101.....液晶パネル
102.....Xドライバー
103.....CPHセクター
104.....走査線ドライバー
105.....CPVセクター
106.....Y間引き回路
107.....X間引き回路
108.....表示信号切り換え回路
109.....メッセージフォント回路
110.....表示タイミングコントローラー
111.....電源モニター回路
162、171.....ラッチ回路
172.....CHP分周回路
173.....バッファ回路
161、174.....信号切り換え回路
175.....X-SYNC分周回路
176.....分周されたCPH信号
183.....CPV分周回路
184.....分周されたCPV信号


【図1】




【図2】




【図6】




【図3】



【図7】




(a) 上側遅延検出回路




(b) 下側遅延検出回路


【図4】




【図8】




【図5】




【図9】




【図10】




【図11】




【図12】



【図13】



【図14】



【图 16】





Figure 1 consists of two timing diagrams, (a) and (b), and a circuit diagram in between. Diagram (a) shows the first stage TFI operation with a square wave for Gate1 and a trapezoidal wave for Vth. Diagram (b) shows the second stage TFI operation with a square wave for Gate2n and a trapezoidal wave for Vth. The circuit diagram shows a resistor Rg and a capacitor Cg connected in series, with an arrow indicating the signal path from Gate1 to Gate2n.

【図18】



フロントページの続き

(51)Int.Cl.⁶

G09G 3/20

識別記号

680

FI

G09G 3/20

680T